PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002222941 A

(43) Date of publication of application: 09.08.02

(51) Int. CI H01L 29/78

H01L 21/318

(21) Application number: 2001016250

(22) Date of filing: 24.01.01

(71) Applicant: SONY CORP

(72) Inventor: KASHIWAGI AKIHIDE


(54) MIS SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57) Abstract:

PROBLEM TO BE SOLVED: To form a silicon nitride oxidized film as a gate insulating film for preventing boron from punching through, to prevent nitrogen in the silicon nitride oxidized film from being concentrated on the interface of the gate insulating film and a silicon substrate, and to prevent the characteristic defect of a transistor by NBTI in a MIS semiconductor device.

SOLUTION: The manufacturing method of the MIS semiconductor device having the gate insulating film constituted of the silicon nitride oxidized film 5 comprises a process for oxidizing the silicon substrate 1 by gas including an active oxygen species (a) and a process for forming the silicon nitride oxidized film 5 whose surface is nitrided by performing plasma nitriding the silicon oxidized film 3 (b).

COPYRIGHT: (C)2002, JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-222941

(P2002-222941A) (43)公開日 平成14年8月9日(2002.8.9)

(51) Int.Cl.7 H01L 29/78

21/318

證別記号

PΙ H 0 1 L 21/318

テーマコート*(参考) C 5F040

29/78

301G 5F058

審査請求 未請求 請求項の数4 OL (全 6 頁)

特順2001-16250(P2001-16250) (21)出國番号 (22)出窗日 平成13年1月24日(2001.1.24)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 柏木 意秀

東京都品川区北品川6丁目7番35号 ソニ 一株式会社内

(74) 代理人 100095588

弁理士 田治米 脊 (外1名)

Fターム(参考) 5F040 DA06 DA08 DB03 DC01 DC08 DC09 ED01 ED03 ED07 EK01

5F058 RA20 RC11 RF55 RF62 RH16


B110

(54) 【発明の名称】 MIS型半導体装置及びその製造方法

(57)【要約】

【課題】 MIS型半導体装置において、ボロンの突抜 を防止するために、ゲート絶縁膜としてシリコン窒化酸 化膜を形成し、かつシリコン窒化酸化膜中の窒素がゲー ト総緑膜とシリコン基板との界面に窒素が集中すること を防止し、NBTIによるトランジスタの特性不良を防 止する。

【解決手段】 シリコン窒化酸化膜5からなるゲート絶 緑膜を有するMIS型半導体装置の製造方法において、 (a) シリコン基板1を、活性酸素種を含むガスで酸化 してシリコン酸化膜3を形成する工程、(b)シリコン 酸化膜3をプラズマ窒化処理することにより、表面が窒 化されたシリコン窒化酸化膜5を形成する工程を含め る。



【特許請求の範囲】

【請求項1】 シリコン酸化膜の表面が窒化処理された シリコン窒化酸化膜からなるゲート絶縁膜を有するMI S型半導体装置であって、ゲート総縁膜が窒素濃度のピークを該ゲート総縁膜の表面から深さ1.5 nm以内に 有することを特徴とするMIS型半導体装屑。

1

【請求項2】 ゲート絶縁膜が窒素濃度のピークを該ゲート絶縁膜の表面から深さ1.0 nm以内に有する請求

項1記載のMIS型半導体装置。 【請求項3】 (a)シリコン基板を、活性酸素種を含 10

むガスで酸化してシリコン酸化膜を形成する工程、 (b) シリコン酸化膜をプラズマ窒化処理することによ り、表面が窒化されたシリコン窒化酸化膜を形成する工

【商本項4】 プラス・室口処理を、壁楽優度のビークがシリコン窒化酸化膜の表面から深さ1.5nm以内に存在するように行う請求項3記載のMIS型半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ゲート絶縁膜としてシリコン窒化酸化膜を有するMIS (Metal Insulator Semiconductor) 型半導体装置に関する。

[0002]

【従来の技術】MOS型シリコン半導体装置は、シリコン基板上にゲート絶縁膜としてシリコン酸化膜を形成し、その上にゲート電極を形成することにより製造される。

【0003】従来、このシリコン酸化膜としては、シリコン基板を構成するシリコン単結晶の表面を酸化することにより得られる酸化膜が用いられ、ゲート電極としては、リンやボロン等の不純物を添加した多結晶シリコンが用いられている。

[0004] そして、シリコン酸化腺の形成方法として は、シリコン基板を高温雰囲気において乾燥酸素と反応 させるか、又は水素ガスの燃焼によって発生する水蒸気 ガスと反応させることにより形成する熱酸化法が用いら れている。

【0005】一方、ゲート電極の形成方法としては、リンスはボロン等を含む多輪晶シリコンをCVD法によってゲート絶縁膜上に推解する方法が一般的であるが、ゲート電極の構造は、最小機幅の、25μm世代以降のCMOS(Complementary MOS)と、それ以前の0.5μm世代以前のグート電極においては、NMOS、PMOS共にルトドーブポリシリコンゲート電極が用いられていたが、0.25μm世代以降では、PMOSではカードーブポリシリコンを使用し、NMOSではカードーブポリシリコンが側のもなようになっている。これではカードーブポリシリコンを使用し、NMOSではカードーブポリシリコンが側にあるとうになっている。これではカードーブポリシリコンが側にあるといる。これではカードーブポリシリコンが側にあるとうになっている。これで

は、PMOSトランジスタにおいて短チャネル効果を抑う制するため、それまでの埋め込みチャネル構造から表面チャネル構造に変えるためである。

【0006】ところで、0.25μm世代以降のCMOSのPMOS個のケート電値では、参結品ポリシリコン中に、不純物としてポロンがイオン注入等によって導入される。多結品ポリシリコン中のポロンは、NMOS側のゲート電極に導入されるリンと異なり、熱的に安定でなく、導入後にデバイス製造プロセスでなされる活性化アニール等の熱処理によってゲート電極中を拡散する。そして、0.25μm世代以降のゲート絶縁膜の膜厚はゲート絶縁膜の膜厚はケート絶縁膜によいなゲート電極を拡散したポロンはゲート絶縁膜にも拡散し、さらに表板に達することもある。この現象は、一般に「ポロンの突抜」と称されている。

【0007】 基板に達したポロンは、チャネル形成領域 の不純物漁度を変えるため、トランジスタの関値電圧を 変動させ、また、チャネルのキャリアに対して飲乱因子 として作用し、トランジスタの能力低下を招く。したが

20 って、「ボロンの突抜」は抑制、防止する必要がある。 【0008】このための手法として、近年、CMOSの PMOS側のゲート電極のゲート絶縁胰として、従来の シリコン酸化膜ではなく、これを窒化したシリコン窒化 酸化膜(SiON)を用いることが試みられている。

【0009】このシリコン窒化酸化腺は、一般には、NO、N2O又はNH3を含む反応性の高いガスの中でシリコン酸化酸を熱処理することにより形成される。また、NOやN2Oガスでシリコン基板を直接熱処理することにより形成される場合もある。熱処理によってシリコン酸化腺(環角)をおいる機(性)が有するが、特に、シリコン酸化腺とシリコン基板との栄而に集中し、そこに濃度ビーンを持ち、ボロンの状態を防止する。したがって、ゲート絶縁膜としてシリコン窒化酸化腺を使用することにより、前述のボロンの突接によるトランジスタの特性劣化を防止することができる。

[0010]

条明が解決しようとする課題 しかしながら、これまでのシリコン童化酸化酸の形成方法では、導入された電 物で放性 によってシリコン基板表面にも達する。これは、シリコン基板 (Si) とシリコン酸化膜 (Si) こう の 界面には、構造運移圏と称される結晶の歪みが生じ、この構造運移層中には、エネルギー的にSi → O 結合よりも窒化されやすいSi → Si 結合が多く存在しているため、シリコン酸化膜中に導入された窒素が構造運移等中の多量のSi → Si に集中し、容易に置き換わるためと考えられる。

【0011】シリコン基板中の窒素は、関値電圧を変化 させ、キャリアの散乱因子としても作用とするので、前 50 述の「ボロンの突抜」と同様に、トランジスタの特性上 好ましくない。

【0012】そこで、シリコン酸化膜への窒素の導入量を低減させることにより、トランジスタ能力を維持させることにより、トランジスタ能力を維持させることが拡入られているが、シリコン基板中に拡散する窒素減度をゼロにすることはできない。また、シリコンなびた際への窒素の導入量の低減により、関値電圧やトランジスタ能力(Ids)への影響をある程度抑えることができても、ゲート総線版とシリコン基板との界面に存在する窒素に起因するNBTI(Negative Bias Temper ature Instability)と称されるトランジスタの特性劣化が新たに指摘されるようになっている(Oigest of Technical Paperが2000 Symposium on USI Technology, p92)。このため、NBTIは、ゲート総様隙中の窒素の機度と分布の制御が振躍化するCMOS製造プロセスにおいて大きな経聴となってきている。

[0013] これに対し、本条明は、ボロンの突放を防止するために、ゲート総縁際としてシリコン窒化酸化膜を形成するにあたり、ゲート総縁際とシリコン基板との界面に窒素が集中することを防止し、NBTIによるトランジスタの特性男化の問題を解消することを目的とす 20 。

[0014]

【課題を解決するための手段】本発明は、シリコン基板 の表面にシリコン酸化膜を形成し、次いでそれを窒化す ることによりシリコン酸化酸化膜を形成するに当たり、 まず、シリコン酸化膜をオゾン等の活性酸素種を用いて 形成すると、シリコン酸化原

(SiO2)との界面に生じる構造遷移層が従前のシリコン酸化膜の形成方法を用いた場合に比して薄くなり、したがって、構造遷移層中において窒素と容易に置き換むるSiーSiも低減すること、さらにこのシリコン酸化膜をプラズで窒化処理すると、シリコン窒化酸化膜の表面から深さ1、5nm以内の傾域に窒化値度のピークが存在し、ゲート総縁胲とシリコン基板との界面の窒素 濃度を、トランジスの特性劣化をもたらさないという、実質上ゼロにできることを見出した。

【0015】即ち、本発明は、シリコン酸化膜の表面が 室化処理されたシリコン窒化酸化腺からなるゲート絶縁 膜を有するMIS型半導体装置であって、ゲート絶縁膜 が窒素濃度のビークを該ゲート絶縁膜の表面から深さ 1.5 nm以内に有することを特徴とするMIS型半導 体装置を提供する。

【0016】なお、ここでゲート絶縁談における窒素濃度のピークは、例えば、SIMS(2次イオン質量分析)等で検出される窒素濃度の最大値により求められる。

【0017】また、本発明は、上述のMIS型半導体装置の製造方法として、(a)シリコン基板を、活性酸素 種を含むガスで酸化してシリコン酸化膜を形成する工程、(b)シリコン酸化膜を予成すること により、表面が強化されたシリコン窒化酸化膜を形成す る工程を含む、シリコン空化酸化膜からなるゲート絶縁 膜を有するMIS型半導体装置の製造方法を提供する。 【0018】

【発明の実施の形態】以下、図面を参照しつつ、本発明 を詳細に説明する。なお、各図中、同一符号は同一又は 同等の構成要素を表している。

【0019】図1は、本発明のM1S型半導体装置の一 例を製造する場合のゲート絶縁膜の形成工程の工程図で 10 ある。

【0020】まず、シリコン基板」に対し、公知の方法 をSTI構造の素子分離機2を形成し、イオン注入技術 を用いてウェルイオン注入、チャネルストップイオン注入 、関値電圧調整イオン注入を行い、その後、アンモニ アと過酸化水素の混合水溶液で洗浄し、さらに塩酸と過 酸化水素の混合水溶液で洗浄するRCA(洗浄を行うこと により、基板表面の微粒子や金属不純物の除去を行い、 さらに、DHF洗浄及び晩水リンスを組み合わせてゲート 結験線形成板類を洗浄する 図別 (a))。

20 【0021】ここで、シリコン基板としては、シリコン 単結晶ウエハや、エビタキシャルシリコン層、ボリシリ コン層、アモルファスシリコン層等のシリコン層が表面 に形成されている任意の基板をあげることができる。

【0022】 次に、以下の条件で胰厚2.0~3.0 nmのシリコン酸化腺3を形成する(図1(b))。 温度300~900℃

圧力133Pa~13.3kPa

 $\#X = 0.1 \text{ slm} \sim 3.0 \text{ slm}$

【0023】なお、このシリコン酸化膜の形成時に使用 するガスとしては、原子状酸素あるいはラジカル酸素と いう活性酸素種を含むものであればよく、03の他に、 酸素プラズマ等を使用することができる。

【0024】次に、以下の条件でシリコン酸化腺3にプラズマ室化処理を行い、シリコン窒化酸化腺5を形成する。この場合、シリコン窒化酸化腺5の表面から深さ1.5nmまでの領域、好ましくは深さ1.0nmまでの領域4に窒素濃度ビークができるようにし、シリコン基板1とシリコン酸化腺3との界面での窒素濃度がトランジスタの特性劣化をもたらさない程度の実質上ゼロとなるようにする(図1(c))。

温度 300~600℃ 圧力 10Pa~700Pa ガス N2/He =1/3~1/5

マイクロ波パワー 2.5 kW~3.5 kW 時間 30~300秒 【0025】なお、プラズマ窒化処理における温度は、

シリコン基板1とシリコン機化膜3の界面への窒素の拡 散を確実に防止する点から、500℃以下が好ましい。 【0026】こうして形成したシリコン窒化酸化酸に終 50 ける窒素の濃度分布図をSIMS測定により求めた。結

5 果を図2に示す。なお、シリコン窒化酸化膜の膜厚は、 エリプソメトリによる測定で2.5 nmであった。

【0027】図2には、参考に、従来のNOガスを用い た熱窒化法によりシリコン酸化膜を窒化した場合(窒化 条件:900℃, NO:1, 0slm、圧力:10, 1 k Pa) の窒素の濃度分布図も示す。

【0028】 同図から、本発明の方法により形成したシ リコン酸化窒化膜では、従来のNOガスを用いた熱窒化 決で形成したシリコン酸化窒化膜に比して、シリコン酸 クが表面から深さ1.5 nm以内に分布し、基板との界 面では窒素濃度が実質上ゼロであることがわかる。

【0029】プラズマ窒化処理を行った後、シリコン窒 化酸化膜の膜質の向上 (欠陥のアニールアウト等) の向 上のため、本発明においては、必要に応じてアニールを 行ってもよい。アニールの条件としては、例えば、温 度:900℃、雰囲気:N2、時間:60秒とすること ができる。

【0030】本発明においては、こうしてシリコン窒化 酸化膜5を形成した後は、シリコン窒化酸化膜上に公知 20 の方法でゲート電標を形成し、MIS型半導体装置を製 造する。

【0031】例えば、シリコン窒化酸化膜5上に公知の CVD法により腠厚100nmの多結晶シリコン膜6を 形成し、フォトリソグラフィ技術を用いてパターニング することによりゲート電板7を形成する(図1

(d))。そして、イオン注入技術を用いてNMOS側 にリンを導入し、PMOS側にボロンを導入することに よりCMOS構造を形成し、さらに層間絶縁膜8を形成 し、コンタクトホール9を形成して半導体装置を製造す る(図1 (e))。

[0032]

【発明の効果】本発明によれば、ゲート絶縁膜がシリコ ン窒化酸化膜からなるので、ボロンの突抜を防止するこ 化膜の表面が選択的に窒化されており、窒素濃度のピー 10 とができ、かつ、シリコン窒化酸化膜中の窒素濃度のピ ークが、シリコン窒化酸化膜の表面から1.5 n m以内 の深さに選択的に存在し、窒素は、シリコン基板とゲー ト絶縁膜の界面には実質的に存在しないので、NBTI によるトランジスタの能力低下を抑制することができ

【図面の簡単な説明】

[図1] ゲート絶繰膜の形成工程の説明図である。 【図2】 ゲート絶縁膜における窒素の濃度分布図であ

【符号の説明】

1…シリコン基板、 2…素子分離膜、 3…シリコン 酸化膜、 4…窒化領域、 5…シリコン窒化酸化膜、 6…多結晶シリコン膜、 7…ゲート電極、8…層間 **絶緑膜**. 9…コンタクトホール。

[図1]

